AI 반도체의 숨은 벽 SRAM

Ryan Choi

2 days ago

12 min read

AI 반도체의 숨은 벽 SRAM

3개의 트랜지스터로 6개의 트랜지스터에 도전하는 RAAAM Technologies

AI 반도체의 성능은 연산 능력뿐 아니라 데이터를 얼마나 가까이 보관하고 이동시키는지에 의해 결정된다.

RyanLab 미래기술 투자연구소

2026년 9월

◆ 이 글에서 살펴볼 내용

· ✓ RAAAM Memory Technologies의 설립 배경과 CEO 및 공동창업자

· ✓ SRAM이 여전히 프로세서 내부에서 가장 중요한 메모리인 이유

· ✓ 6T SRAM의 면적과 전력 한계를 GCRAM이 공략하는 방식

· ✓ GlobalFoundries 및 NXP와의 관계가 상용화에 갖는 의미

· ✓ 특허보다 더 중요한 공정 검증과 Retention 및 Refresh 노하우

· ✓ GCRAM이 SRAM을 대체할 수 있는 영역과 남아 있는 위험

★ 핵심 결론은 분명합니다. GCRAM이 성공하더라도 SRAM 전체가 사라질 가능성은 낮습니다. 그러나 AI Buffer, Scratchpad, 대용량 L3 Cache처럼 면적과 전력이 중요한 영역에서는 SRAM이 독점하던 시장을 나누어 가질 가능성이 있습니다.

◇ 생각의 시작

얼마 전 Kepler Computing을 조사하면서 한 가지 생각이 머릿속에 남았습니다.

우리는 AI 반도체를 이야기할 때 대부분 GPU의 연산 성능과 HBM의 대역폭에 집중합니다. 엔비디아의 새로운 GPU가 얼마나 많은 연산을 처리하는지, SK하이닉스와 마이크론이 얼마나 빠른 HBM을 공급하는지가 뉴스의 중심입니다.

그런데 GPU 내부를 조금 더 들여다보면 또 하나의 중요한 메모리가 보입니다. 바로 SRAM, Static Random Access Memory입니다.

SRAM은 프로세서 내부에서 가장 빠르게 데이터를 공급하는 메모리입니다. CPU의 Cache, GPU의 Cache, AI 가속기의 Buffer와 Scratchpad에 사용됩니다. HBM보다 용량은 훨씬 작지만 연산장치 바로 옆에서 데이터를 공급하기 때문에 반도체의 실제 성능을 좌우합니다.

그런데 여기에는 이상한 모순이 있습니다. AI 연산이 커질수록 칩 안에는 더 많은 SRAM이 필요합니다. 하지만 SRAM은 빠른 대신 크고 비쌉니다. 최첨단 공정으로 갈수록 연산용 트랜지스터는 작아지는데 SRAM은 과거처럼 잘 줄어들지 않고 있습니다.

SRAM의 속도는 최대한 유지하면서 면적과 전력 소비를 절반 가까이 줄일 수는 없을까

이 질문에 도전하는 회사가 RAAAM Memory Technologies입니다.

■ RAAAM Technologies는 어떤 회사인가

RAAAM은 램이라고 읽지만 철자에는 A가 세 개 들어갑니다. 정식 명칭은 RAAAM Memory Technologies Ltd.이며, 자체 반도체 공장을 운영하지 않고 메모리 설계 기술을 반도체 회사에 제공하는 팹리스 반도체 IP 기업입니다.

구분	내용
회사명	RAAAM Memory Technologies
설립	2021년 5월
본사 및 사업 거점	이스라엘 Petah Tikva
연구개발 거점	스위스 로잔 인근 Chavannes près Renens
CEO	Robert Giterman
공동창업자	Robert Giterman, Andreas Burg, Alexander Fish, Adam Teman
핵심 기술	GCRAM Gain Cell RAM
사업 모델	반도체 기업과 파운드리에 메모리 IP 및 설계 Macro 제공
주요 시장	AI와 ML, 엣지 AI, 자동차, IoT, 5G, 영상처리, 데이터센터
인원	공개 기업정보상 11명에서 50명 규모이며 정확한 현재 인원은 비공개
상장 여부	비상장 기업

정확한 현재 종업원 수는 공개되지 않았습니다. 외부 스타트업 데이터베이스에는 11명에서 50명 규모로 분류돼 있으므로, 아직은 대규모 반도체 기업이 아니라 소수의 회로 및 메모리 전문가가 기술 상용화에 집중하는 스타트업으로 보는 것이 적절합니다.

회사의 설명에 따르면 스위스 알프스에서 네 명의 연구자가 퐁뒤를 먹으며, 그동안 함께 연구했던 메모리 기술을 연구실 밖으로 가져가자는 이야기를 나눈 것이 창업의 계기가 됐습니다. 이들은 이스라엘 Bar Ilan University와 스위스 EPFL에서 VLSI, 즉 대규모 집적회로 설계를 연구하던 박사급 연구자들입니다.

단순히 새로운 아이디어를 들고 창업한 것이 아니라, 두 대학에서 오랫동안 축적한 Gain Cell 메모리 연구를 상용화하기 위해 회사를 세운 것입니다.

● CEO와 창업팀

RAAAM의 공동창업자이자 CEO는 Robert Giterman입니다. 그는 Bar Ilan University에서 전기공학 박사학위를 받았으며, 기존 SRAM을 대체할 수 있는 내장형 메모리 구조를 연구했습니다. 이후 스위스 EPFL에서 박사후연구원으로 활동하며 Gain Cell 기반 메모리와 저전력 반도체 설계 연구를 이어갔습니다.

· VLSI Memory

· SRAM

· Gain Cell eDRAM

· 저전력 반도체 회로

· AI 및 머신러닝 가속기용 내장형 메모리

Giterman은 외부에서 영입된 전문경영인이 아니라 GCRAM의 기반 기술을 직접 연구해 온 엔지니어 출신 CEO입니다.

공동창업자인 Andreas Burg는 RAAAM의 Head of Technology이면서 EPFL의 Telecommunications Circuits Laboratory를 이끄는 교수입니다. 그는 ETH Zurich에서 박사학위를 받았고 통신용 반도체와 저전력 집적회로 분야를 연구해 왔습니다. Alexander Fish는 Innovation Advisor, Adam Teman은 Scientific Advisor로 참여합니다. 두 사람 역시 SRAM, Gain Cell Memory와 저전력 VLSI 설계를 연구해 온 학자들입니다.

인물	역할	의미
Robert Giterman	CEO 및 공동창업자	GCRAM 연구를 직접 수행한 엔지니어 출신 경영자
Andreas Burg	Head of Technology 및 공동창업자	EPFL 교수이며 저전력 회로와 통신 반도체 연구
Alexander Fish	Innovation Advisor 및 공동창업자	메모리와 VLSI 연구 기반의 기술 자문
Adam Teman	Scientific Advisor 및 공동창업자	SRAM과 Gain Cell 및 공정 편차 연구
Eli Leizerovitz	Chief Business Officer	사업개발과 제품화
Eran Rotem	VP R&D	기술개발과 상용 구현

RAAAM은 새로운 소재를 발명하려는 회사라기보다 기존 CMOS 트랜지스터를 새롭게 구성해 SRAM의 구조적 한계를 해결하려는 회로설계 회사다

$ 누가 이 작은 연구팀에 투자했을까

RAAAM은 2024년 4월 400만 달러의 Seed 투자를 유치했습니다. 이어 2025년 11월에는 NXP Semiconductors가 주도한 1,750만 달러 규모의 Series A 투자를 받았습니다. 여기에 다국적 네트워크 반도체 기업, IAG Capital Partners, European Innovation Council Fund, LiFTT, Alumni Ventures와 기존 투자자들이 참여했습니다.

이전 투자와 유럽혁신위원회의 지원금까지 합치면 공개된 누적 자금은 2,400만 달러 이상입니다.

특히 NXP의 참여는 눈여겨볼 필요가 있습니다. NXP는 자동차, 산업용 반도체, MCU, 통신 및 엣지 컴퓨팅 분야의 주요 기업입니다. 이 시장은 모두 전력 소비와 칩 면적이 중요하며 상당한 양의 내장 SRAM을 사용합니다.

◇ 물론 NXP가 투자했다는 사실과 NXP 제품에 GCRAM이 실제 채택됐다는 것은 다른 이야기입니다. 현재 공개된 정보만으로는 양산 채택을 단정할 수 없습니다. 하지만 잠재 고객이 직접 투자를 주도했다는 사실은 기술을 실제 제품 관점에서 검토했을 가능성을 보여줍니다.

⚡ SRAM은 왜 지금까지 대체되지 않았을까

GCRAM을 이해하려면 먼저 SRAM이 왜 중요한지 알아야 합니다. SRAM은 전원이 공급되는 동안 트랜지스터로 구성된 회로가 0과 1의 상태를 계속 유지합니다. DRAM처럼 데이터를 주기적으로 다시 써주는 Refresh가 필요하지 않습니다.

매우 빠른 접근속도

SRAM은 CPU나 GPU의 연산장치 바로 옆에 배치됩니다. 프로세서가 매번 데이터를 HBM이나 DRAM에서 가져온다면 이동시간과 소비전력이 크게 증가합니다. 자주 사용하는 데이터를 SRAM에 보관하면 연산장치는 필요한 정보를 빠르게 꺼내 쓸 수 있습니다.

그래서 CPU의 L1과 L2 및 L3 Cache, GPU의 Cache와 Shared Memory, AI 가속기의 Buffer와 Scratchpad에 SRAM이 사용됩니다.

Refresh가 필요 없다

SRAM은 전원이 공급되는 동안 내부 회로가 상태를 유지합니다. Refresh가 없다는 것은 메모리를 예측하기 쉽게 사용할 수 있고, Refresh 때문에 접근이 중단되지 않으며, 제어 구조가 상대적으로 단순하고 지연시간을 일정하게 유지하기 쉽다는 뜻입니다.

높은 내구성과 신뢰성

SRAM은 읽기와 쓰기를 매우 자주 반복해도 Flash처럼 셀이 마모되지 않습니다. 따라서 매 순간 데이터가 바뀌는 Cache와 Register File에 적합합니다.

로직 공정과 함께 만들 수 있다

SRAM은 CPU나 GPU를 만드는 CMOS 로직 공정에 자연스럽게 포함할 수 있습니다. 별도의 메모리 칩으로 만들지 않고 프로세서 내부에 직접 넣을 수 있습니다.

⚖ 이렇게 보면 SRAM은 거의 완벽한 메모리처럼 보입니다. 하지만 완벽함에는 비용이 따릅니다.

▦ SRAM의 가장 큰 약점

일반적인 SRAM 셀은 한 비트를 저장하기 위해 보통 6개의 트랜지스터를 사용하는 6T 구조입니다. 두 개의 인버터가 서로의 상태를 유지하고 나머지 트랜지스터가 데이터를 읽고 쓰는 통로 역할을 합니다.

이 구조는 빠르고 안정적이지만 면적을 많이 차지합니다. DRAM이 일반적으로 하나의 트랜지스터와 하나의 Capacitor로 한 비트를 저장하는 것과 비교하면 SRAM의 셀 크기가 클 수밖에 없습니다.

AI 연산에서는 엄청난 양의 Weight, Activation과 Intermediate Data가 이동합니다. 이 데이터를 외부 HBM에서 계속 가져오면 전력과 시간이 많이 필요합니다. 따라서 데이터를 가능한 한 칩 내부에 오래 보관하려는 방향으로 반도체 구조가 발전하고 있습니다.

· 한 장의 웨이퍼에서 생산할 수 있는 칩 수가 감소한다

· 하나의 결함이 칩 전체를 불량으로 만들 가능성이 커진다

· 수율이 떨어지고 칩 원가가 올라갈 수 있다

· 누설전력이 증가한다

· 더 많은 연산 코어를 배치할 공간이 줄어든다

RAAAM은 최신 SoC에서 SRAM이 칩 면적의 50% 이상을 차지하는 경우가 많다고 설명합니다. 모든 반도체가 그렇다는 뜻은 아니지만 대규모 Cache나 AI Buffer를 가진 칩에서는 충분히 가능한 이야기입니다.

더 큰 문제는 SRAM의 미세화 속도가 느려지고 있다는 점입니다. 로직 트랜지스터가 새로운 공정에서 작아져도 SRAM 셀은 안정성과 배선 문제로 같은 비율만큼 줄어들지 않습니다. RAAAM은 이를 SRAM에서 무어의 법칙이 끝나고 있다고 표현합니다.

개념적 비교 6T SRAM의 안정성과 속도를 유지하면서 더 작은 2T 또는 3T Gain Cell로 면적과 전력을 줄이는 것이 GCRAM의 목표다.

◉ GCRAM은 무엇인가

GCRAM은 Gain Cell Random Access Memory의 약자입니다. RAAAM의 대표적인 GCRAM 셀은 SRAM의 6개보다 적은 2개 또는 3개의 트랜지스터로 한 비트를 저장합니다.

기본적인 아이디어는 SRAM과 다릅니다. SRAM은 서로 연결된 회로가 0과 1의 상태를 계속 유지합니다. 반면 GCRAM은 트랜지스터 사이의 저장 노드에 있는 미세한 전하를 이용해 정보를 기억합니다.

구분	기억 방식	핵심 특성
SRAM	서로 연결된 회로가 상태를 계속 유지	빠르고 안정적이지만 셀이 큼
GCRAM	저장 노드의 미세한 전하로 상태를 표현	작고 저전력 가능성이 있지만 전하 누설 관리 필요

쉽게 비유하면 SRAM은 두 사람이 서로에게 계속 이 값은 1이라고 확인해 주는 구조이고, GCRAM은 작은 물통에 전하를 담아 물이 있으면 1, 없으면 0으로 판단하는 구조입니다.

GCRAM이라는 개념 자체는 RAAAM이 처음 발명한 것은 아닙니다. Gain Cell 기반 eDRAM은 학계에서 오래전부터 연구돼 왔습니다. RAAAM의 차별점은 이 개념을 실제 상용 반도체에서 사용할 수 있도록 셀 구조, 배선, 제어회로, 저전압 동작과 Memory Macro로 최적화하려는 데 있습니다.

◎ GCRAM이 파고드는 네 가지 틈

트랜지스터 수를 줄여 면적을 축소한다

6T SRAM을 2T 또는 3T GCRAM으로 바꾸면 기본 메모리 셀을 더 작게 만들 수 있습니다. RAAAM은 최대 2배 높은 밀도, 최대 50% 면적 감소, 최대 3배 수준의 전력 절감, 표준 SRAM Interface와 추가 제조공정이 필요 없는 표준 CMOS 호환성을 제시합니다.

회사의 기술 페이지에는 특정 고밀도 SRAM 비교 조건에서 최대 10배의 전력 감소 가능성도 제시돼 있습니다. 그러나 일반적인 회사 소개에는 최대 3배가 사용됩니다. 비교 대상과 공정, 전압 및 용량에 따라 수치가 달라질 수 있으므로 투자자 입장에서는 최대치보다 실제 제품 조건에서 확인된 결과를 보는 것이 중요합니다.

같은 칩 안에 더 많은 메모리를 넣는다

AI 반도체에서 GCRAM의 가장 큰 가치는 셀 자체의 전력 절감만이 아닐 수 있습니다. 같은 면적에 더 많은 온칩 메모리를 넣으면 HBM이나 외부 DRAM으로 데이터를 가지러 가는 횟수를 줄일 수 있습니다.

RAAAM은 외부 메모리 접근이 온칩 데이터 이동보다 지연시간과 전력 측면에서 최대 1,000배 비쌀 수 있다고 설명합니다. 시스템과 접근 패턴에 따라 달라지는 개념적 최대 비교이지만, 데이터 이동이 AI 반도체의 주요 에너지 비용이라는 방향은 타당합니다.

더 작은 메모리 셀 → 더 많은 온칩 데이터 → 외부 HBM 접근 감소 → 시스템 전력과 대기시간 감소

읽기와 쓰기 경로를 분리한다

RAAAM의 GCRAM은 읽기와 쓰기 경로를 분리한 구조를 지원합니다. 이는 하나의 메모리에서 읽기와 쓰기를 효율적으로 처리하는 Two Port 동작에 유리할 수 있습니다. 일반 SRAM에서 다중 Port를 추가하면 셀이 커지지만 GCRAM은 이를 더 효율적으로 구현할 가능성이 있습니다.

낮은 전압에서 작동할 가능성

RAAAM은 16nm FinFET 공정에서 읽기와 쓰기 모두 450mV까지 동작하는 저전압 특성을 제시합니다. 반도체의 동적 소비전력은 대략 전압의 제곱에 비례하므로 전압을 낮추면 전력을 크게 줄일 수 있습니다. 다만 실제 대용량 배열에서 수율과 오류율을 유지하면서 작동하는지가 더 중요합니다.

▤ 특별한 소재가 필요 없다는 장점

Kepler Computing은 강유전체라는 새로운 소재와 3D 적층을 이용해 차세대 메모리를 만들려 합니다. RAAAM은 접근 방식이 다릅니다.

RAAAM은 새로운 강유전체나 저항변화 소재를 추가하지 않고 기존 CMOS 트랜지스터를 다르게 조합합니다. 회사는 GCRAM을 표준 CMOS 공정에서 추가 공정 없이 제조할 수 있다고 설명합니다.

새로운 소재를 공정에 도입하려면 오염, 열 안정성, 장기 내구성, 수율과 기존 장비 호환성을 다시 검증해야 합니다. 반면 GCRAM이 기존 로직 트랜지스터만으로 구현된다면 파운드리의 제조공정 변경 부담이 상대적으로 작습니다.

새로운 메모리 공장을 지어달라는 것이 아니라 지금 사용 중인 CMOS 공정 안에서 SRAM 대신 우리의 설계를 사용해 보라는 전략이다

↔ GlobalFoundries와의 협력

2026년 9월 2일 GlobalFoundries와 RAAAM은 GF의 FDX 플랫폼을 이용한 차세대 GCRAM 테스트 칩을 공동 개발하고 테이프아웃했다고 발표했습니다.

공개 목표	내용
면적	SRAM 대비 메모리 면적 약 40% 축소
전력	메모리 전력 최대 60% 절감
제조	표준 CMOS 제조공정과 호환
고객 일정	2027년 초 선도 고객에게 설계 접근권 제공 예정

테이프아웃은 설계를 마치고 실제 반도체 생산을 위해 최종 설계 데이터를 파운드리에 넘겼다는 뜻입니다. 그러나 테이프아웃이 곧 양산 성공을 의미하지는 않습니다. 제작된 테스트 칩이 돌아오면 속도, 소비전력, 데이터 보존시간, 오류율과 수율을 측정해야 합니다.

그럼에도 이번 협력은 학술 논문이나 시뮬레이션에 머물던 기술이 실제 파운드리 설계 규칙에 맞춰 칩으로 제작되는 단계에 들어갔다는 점에서 중요합니다.

※ RAAAM은 자사 기술이 180nm에서 5nm까지 여러 공정의 실리콘에서 검증됐고 2nm 공정에서도 평가됐다고 설명합니다. 다만 공정별 용량과 전체 성능 결과가 모두 공개된 것은 아니므로 회사 설명과 공개된 테스트 자료를 구분해서 볼 필요가 있습니다.

◆ RAAAM의 진짜 해자는 무엇인가

처음에는 SRAM은 6개의 트랜지스터, GCRAM은 3개라는 숫자가 해자처럼 보일 수 있습니다. 하지만 Gain Cell 개념은 이미 학계에 알려져 있습니다. 트랜지스터 수를 줄이는 아이디어만으로는 강력한 독점력을 만들기 어렵습니다.

셀 구조와 배선에 관한 특허

RAAAM의 공개 특허에는 하나의 Bit Line을 읽기와 쓰기에 함께 사용하고 인접 메모리 셀이 Word Line과 배선을 공유하도록 구성하는 방법이 포함돼 있습니다. 셀 하나가 작더라도 주변 배선이 복잡해지면 전체 Memory Macro의 면적은 줄어들지 않습니다. 따라서 셀 구조뿐 아니라 수천 또는 수백만 개의 셀을 효율적으로 배열하는 방법이 중요합니다.

다만 일부 특허는 아직 심사 단계이므로 최종적으로 얼마나 넓은 권리 범위가 인정될지는 확인해야 합니다.

Retention과 Refresh를 다루는 노하우

GCRAM은 저장 노드에 전하를 담아 정보를 기억하지만 전하는 시간이 지나면 누설됩니다. 따라서 데이터를 주기적으로 다시 써주는 Refresh가 필요할 수 있습니다.

· 온도가 올라가면 누설전류가 증가할 수 있다

· 전압이 낮아지면 신호 구분이 어려워진다

· 제조공정 편차에 따라 약한 셀이 생길 수 있다

· 트랜지스터의 임계전압이 셀마다 다를 수 있다

· 데이터 패턴에 따라 보존시간이 달라질 수 있다

가장 약한 셀에 맞춰 지나치게 자주 Refresh하면 전력 장점이 줄어듭니다. 반대로 간격을 너무 길게 잡으면 데이터 오류가 발생할 수 있습니다. 결국 어떤 공정, 전압, 온도와 사용 조건에서 어느 정도의 Refresh가 필요한지 알아내는 것이 핵심입니다.

RAAAM의 가장 큰 해자는 작은 셀을 만드는 방법이 아니라 작은 셀을 오류 없이 사용할 수 있게 만드는 방법일 수 있다

파운드리별 검증 데이터

메모리 IP는 하나를 설계했다고 모든 공정에 그대로 사용할 수 있는 제품이 아닙니다. GlobalFoundries, TSMC와 Samsung Foundry의 트랜지스터와 설계 규칙은 다르며 같은 파운드리에서도 공정 노드별 특성이 다릅니다.

· 메모리 셀 배치

· 동작전압

· Read와 Write Timing

· Retention Time

· Refresh 정책

· Sense Amplifier

· ECC

· 온도별 안정성

각 공정에서 성공적으로 작동한 테스트 칩과 수율 데이터가 쌓이면 그것이 중요한 진입장벽이 됩니다.

Memory Compiler와 설계 생태계

칩 설계자는 메모리 셀을 하나씩 직접 그리지 않습니다. 필요한 용량, Word 크기, Port 수, 속도와 전압을 입력하면 Memory Compiler가 조건에 맞는 메모리 블록을 생성합니다.

· 물리적 Layout

· Timing Model

· Power Model

· 검증된 Memory Macro

· Refresh Controller

· ECC 옵션

· Cadence와 Synopsys 설계도구용 라이브러리

· 파운드리별 PDK 호환성

· 고객 통합 지원

RAAAM의 공개 제품은 최대 2Mbit 규모의 GCRAM Instance, 표준 SRAM Interface, Single Port와 Two Port 구성 및 Single Cycle 동작을 목표로 합니다. 고객이 한번 이를 사용해 SoC를 설계하면 다른 메모리로 교체하기 위해 면적, 배선, 전력과 Timing을 다시 검증해야 하므로 전환비용이 생깁니다.

실제 고객의 양산 채택

반도체 IP 기업의 가장 강한 해자는 결국 양산 이력입니다. 첫 고객을 확보하기는 매우 어렵지만 한번 양산 제품에 들어가 신뢰성을 입증하면 후속 제품에도 같은 IP가 사용될 가능성이 큽니다.

특허 → 파운드리 검증 → Memory Compiler → 고객 테스트 → 양산 채택 → 신뢰성 데이터 → 전환비용

↻ GCRAM은 SRAM을 완전히 대체할 수 있을까

제 답은 아마도 완전 대체는 아닐 것이라는 쪽입니다. SRAM은 여전히 매우 빠르고 Refresh가 필요 없으며 오랜 기간 검증된 기술입니다. CPU의 L1 Cache나 Register File처럼 한 번의 Clock 차이가 성능에 영향을 미치는 곳에서는 SRAM의 장점이 절대적입니다.

적용 영역	GCRAM 가능성	이유
CPU L1 Cache	낮음	극단적으로 낮은 지연시간 필요
Register File	낮음	높은 속도와 안정성 우선
CPU 및 GPU L2 Cache	중간	속도 손실과 면적 절감의 균형 필요
대용량 L3 Cache	중간에서 높음	면적과 전력 절감 효과가 커짐
AI Weight Buffer	높음	대용량 온칩 메모리가 중요
AI Scratchpad	높음	데이터 수명을 예측하기 쉬움
영상 및 통신 Buffer	높음	데이터가 짧은 시간 머물다 교체됨
엣지 AI 및 IoT	높음	면적과 저전력이 핵심
자동차 SoC	중간에서 높음	장점은 크지만 장기 신뢰성 검증 필요

특히 AI Buffer에서는 GCRAM의 약점이 줄어들 수 있습니다. 데이터가 GCRAM의 Retention Time보다 짧은 시간만 머물다가 교체된다면 전하가 사라지기 전에 이미 계산이 끝납니다. 이 경우 Refresh 부담은 크게 줄어들 수 있습니다.

가장 현실적인 미래는 대체가 아니라 계층화다. 초고속 SRAM, 더 큰 온칩 GCRAM, 외부 HBM이 각자의 장점을 살려 공존할 수 있다.

가장 현실적인 미래는 혼합 구조

· • 속도가 가장 중요한 소용량 메모리에는 SRAM

· • 면적과 전력이 중요한 대용량 온칩 메모리에는 GCRAM

· • 칩 외부의 대용량 고대역폭 메모리에는 HBM

· • 장기 데이터 저장에는 NAND

GCRAM은 SRAM을 완전히 몰아내는 기술이라기보다 SRAM이 너무 크고 비싸서 충분히 넣지 못했던 영역을 가져가는 기술이 될 가능성이 높습니다.

◫ RAAAM과 Kepler Computing

두 회사 모두 AI 시대의 메모리 병목을 해결하려 하지만 접근 방식은 다릅니다.

구분	RAAAM	Kepler Computing
핵심 기술	Gain Cell RAM	강유전체 기반 메모리
기본 소자	기존 CMOS 트랜지스터	강유전체 소재
휘발성 여부	휘발성	비휘발성 지향
주요 목표	SRAM 대체 및 보완	SRAM과 HBM 사이의 새로운 계층
제조 특징	추가 공정 부담이 작은 표준 CMOS	새로운 소재와 3D 적층 활용
가장 큰 장점	빠른 공정 통합 가능성	높은 밀도와 전원 차단 후 정보 유지
핵심 위험	Retention과 Refresh	소재와 내구성 및 수율과 양산공정

RAAAM은 새로운 소재를 사용하지 않는 대신 Refresh 문제를 해결해야 합니다. Kepler는 비휘발성이라는 장점을 갖지만 새로운 소재와 3D 구조를 양산공정에서 안정적으로 구현해야 합니다.

재미있는 점은 두 회사 모두 GlobalFoundries와 연결돼 있다는 것입니다. 이는 GlobalFoundries가 최첨단 로직 미세화 경쟁만이 아니라 기존 공정과 특화 공정을 활용해 차세대 메모리 IP를 확보하려는 전략을 취하고 있다는 신호로도 볼 수 있습니다.

▲ 아직 확인해야 할 위험

Cell과 Macro는 다르다

메모리 셀 면적이 50% 작아도 Refresh Controller, ECC, Sense Amplifier와 주변회로를 포함하면 최종 Macro의 면적 절감률은 낮아질 수 있습니다. GlobalFoundries와 발표한 약 40% 면적 절감 목표가 중요한 이유도 실제 공정의 전체 설계를 반영한 수치에 가까워지기 때문입니다.

속도 차이가 공개돼야 한다

SRAM 대체라는 표현을 사용하려면 동일 공정과 동일 용량에서 Read Latency, Write Latency, 동작 주파수, 대역폭, 전압, 온도와 오류율이 공개돼야 합니다. 면적이 작더라도 속도가 크게 느리다면 L1이나 L2 Cache에는 사용할 수 없습니다.

Refresh를 포함한 전력을 봐야 한다

GCRAM 셀 자체의 누설전력이 낮더라도 Refresh가 너무 자주 발생하면 전체 전력 절감 효과가 줄어듭니다. 최대 3배 전력 절감은 실제 사용 조건과 Refresh를 포함한 Macro 수준에서 확인해야 합니다.

대용량 배열의 수율이 중요하다

작은 테스트 배열이 작동하는 것과 수백만 개의 셀을 안정적으로 사용하는 것은 다른 문제입니다. 메모리 용량이 커질수록 약한 셀이 포함될 확률도 커집니다. ECC와 불량 셀 구제 구조를 포함한 뒤에도 경제성이 유지되는지 확인해야 합니다.

첫 양산 고객이 필요하다

NXP의 투자, GlobalFoundries의 테스트 칩과 2027년 고객 접근 계획은 긍정적입니다. 그러나 양산 고객, 매출, Royalty와 실제 제품 성능은 아직 공개적으로 확인해야 할 영역입니다.

✦ RAAAM을 보면서 도달한 생각

처음 RAAAM을 알게 됐을 때는 3개의 트랜지스터로 6개의 트랜지스터를 대체한다는 숫자가 가장 눈에 들어왔습니다. 절반의 트랜지스터로 비슷한 기능을 한다면 당연히 훌륭한 기술처럼 보입니다.

하지만 조금 더 조사해 보니 이 회사의 가치는 단순히 셀을 작게 만드는 데 있지 않았습니다.

작은 셀이 높은 온도와 낮은 전압, 공정 편차와 장시간 사용 속에서도 SRAM처럼 믿을 수 있게 작동하는가

이 질문에 답하기 위해서는 특허 하나만으로는 부족합니다. 수많은 실리콘 테스트, 공정별 최적화, Refresh 알고리즘, ECC, Memory Compiler, 파운드리 협력과 실제 고객의 양산 검증이 필요합니다.

이 모든 것이 쌓이면 RAAAM은 강한 해자를 가질 수 있습니다. 반대로 Retention과 Refresh 문제를 충분히 해결하지 못하면 GCRAM은 작지만 사용하기 까다로운 특수 메모리에 머물 수 있습니다.

그래서 저는 RAAAM을 아직 SRAM을 무너뜨린 회사라고 생각하지 않습니다. 하지만 SRAM이 가진 가장 아픈 약점, 즉 면적과 전력 및 미세화 한계를 정확히 파고들고 있는 회사라고 봅니다.

AI 반도체 시대에는 연산장치의 숫자만 늘리는 것으로 충분하지 않습니다. 연산장치 가까이에 얼마나 많은 데이터를 저장할 수 있는지가 점점 더 중요해지고 있습니다.

RAAAM이 성공한다면 SRAM이 사라지는 것이 아니라 SRAM이 혼자 차지했던 온칩 메모리 시장에 새로운 계층이 추가될 수 있습니다. 가장 빠른 곳에는 SRAM이 남고 더 많은 용량이 필요한 곳에는 GCRAM이 들어가며 그 밖의 데이터는 HBM이 담당하는 구조입니다.

어쩌면 AI 반도체의 다음 혁신은 더 강력한 연산장치가 아니라 연산장치 옆에 더 많은 기억을 넣는 것에서 시작될지도 모른다

그리고 RAAAM은 바로 그 가능성에 도전하고 있습니다.